Modeliranje i simuliranje arhitekture dinamički promjenjivog procesora : magistarski rad / Branislav Vujnović ; [mentor Danko Basch]
By: Vujnović, Branislav
.
Contributor(s): Basch, Danko [ths].
Material type: 
TextPublisher: Zagreb : B. Vujnović ; Fakultet elektrotehnike i računarstva, 2010Description: 99 str. : graf. prikazi ; 30 cm + CD.Summary: U ovom radu dan je prijedlog poboljšanja postojeće arhitekture dinamički promjenjivog procesora optimiziranog za brzo izvođenje raznih algoritama nad velikim skupovima podataka. Analizirano je ponašanje polazne arhitekture te su predložene prikladne izmjene. Prikazan je opis mogućnosti pojedinih komponenti kao i njihovo ponašanje tijekom izvođenja programa. Također je predložen postupak modeliranja i simuliranja arhitekture dinamički promjenjivog procesora. Predloženi postupak omogućuje promjene u arhitekturi i proširivanje simulatora s drugim alatima kao npr. podrškom za ispravljanje grešaka. Razvojna okolina objedinjuje uređivač teksta, asemblerski prevodioc i podršku za otkrivanje pogrešaka. Ključne riječi Dinamički promjenjivo računanje, krupno-zrnata arhitektura, hibridna arhitektura, simulator arhitekture, razvojna okolinaSummary: In this thesis, a proposal was given to improve the existing architecture of a dynamic variable processor optimized for fast execution of various algorithms over large data sets. Analyzed behavior of the initial architecture has resulted with appropriate changes. Thesis gives description of the capabilities of individual components and their behavior during program execution. Suggested modeling and simulation techniques ensure various reconfigurable processor architectures. The proposed procedure allows changes to the architecture and extension of the simulator with other tools such as support for debugging. Development environment combines a text editor, assembler compiler and support for debugging. Keywords Reconfigurable computing, coarse-grained architecture, hybrid architecture, architecture simulator, integrated development environment.
| Item type | Current location | Call number | Vol info | Copy number | Status | Notes | Date due | Barcode | Item holds |
|---|---|---|---|---|---|---|---|---|---|
Magistarski rad
|
Središnja knjižnica KF | KF-4387 | 004.31 VUJNO mod | 28578 | Available | 0000000798778 | |||
|
Magistarski rad
|
Središnja knjižnica | KF-4387 | 004.31 VUJNO mod | 28578/cd | 1 | CD | 0000000798785 | ||
|
Magistarski rad
|
Zavod za automatiku i računalno inženjerstvo ZARI | MR-MK7 | 004.31 VUJNO mod | mr.mk-7 | Available | 0000000798877 |
U ovom radu dan je prijedlog poboljšanja postojeće arhitekture dinamički promjenjivog procesora optimiziranog za brzo izvođenje raznih algoritama nad velikim skupovima podataka. Analizirano je ponašanje polazne arhitekture te su predložene prikladne izmjene. Prikazan je opis mogućnosti pojedinih komponenti kao i njihovo ponašanje tijekom izvođenja programa. Također je predložen postupak modeliranja i simuliranja arhitekture dinamički promjenjivog procesora. Predloženi postupak omogućuje promjene u arhitekturi i proširivanje simulatora s drugim alatima kao npr. podrškom za ispravljanje grešaka. Razvojna okolina objedinjuje uređivač teksta, asemblerski prevodioc i podršku za otkrivanje pogrešaka. Ključne riječi Dinamički promjenjivo računanje, krupno-zrnata arhitektura, hibridna arhitektura, simulator arhitekture, razvojna okolina
In this thesis, a proposal was given to improve the existing architecture of a dynamic variable processor optimized for fast execution of various algorithms over large data sets. Analyzed behavior of the initial architecture has resulted with appropriate changes. Thesis gives description of the capabilities of individual components and their behavior during program execution. Suggested modeling and simulation techniques ensure various reconfigurable processor architectures. The proposed procedure allows changes to the architecture and extension of the simulator with other tools such as support for debugging. Development environment combines a text editor, assembler compiler and support for debugging. Keywords Reconfigurable computing, coarse-grained architecture, hybrid architecture, architecture simulator, integrated development environment.
There are no comments for this item.